PCIe信号处理板基本介绍 
 
 
 U300 
 为 
 PCIe 3.0 
 信号处理卡，单槽宽，采用 
 FMC+FPGA+DSP 
 架构。 
 
 
 PCIe信号处理板性能特点 
 

  1、PCIe 3.0速度快； 
 
2、FPGA和DSP性能非常高； 
 
3、FMC子卡使用灵活。 
 
 
 PCIe信号处理板技术参数 
 
 
 
FPGA及外设接口：
 
 
         FPGA型号：XC7VX690T-2FFG1761I，设计兼容XC7V330T、XC7V485T
 
 
    DDR3：两组64位DDR3L独立，容量支持4GB，速率为2000MHz；
 
 
    FPGA支持多版本动态配置（并行模式），支持通过DSP的远程配置；
 
 
    FPGA的加载PROM支持JTAG直接程序烧录；
 
 
    FPGA外部有状态指示灯；
 
 
    支持PCIe3.0 X 8；
 
 
    FPGA和DSP之间SRIO速率为5Gbps；
 
 
    FPGA和DSP之间有EMIF_16接口、GPIO口、I2C口、SPI口；
 
 
    I2C挂加密芯片、BITE芯片；
 
 
 
 
 
FMC：FMC_HPC，协议、结构等，均满足VITA57.1标准；
 
 
           导冷结构，FMC子卡面板和PCIe面板齐平；
 
 
      LVDS速率：≥1.25Gbps
 
 
           GTX速率：≥12.5Gbps
 
 
           FMC的管脚约束见附件1；
 
 
 
 
 
GPIO口：
 
 
           输出12个（164245芯片驱动），输入4个（4245芯片缓冲）；
 
 
      3.3V LVTTL电平；
 
 
      连接器：IDC20_2.54，顶部放置，管脚定义参考附件2；
 
 
 
 
 
FPGA串口：
 
 
      支持两路RS232或1路RS422/485；
 
 
      连接器：IDC10_2.54，顶部放置，管脚定义参考附件3；
 
 
 
 
 
卡间扩展同步接口：
 
 
      两组独立；
 
 
           支持4路GTX，速率≥5Gbps；
 
 
      支持8路LVDS，速率≥800Mbps，BANK电压为1.8V；
 
 
      连接器：samtec，管脚定义参考附件4；
 
 
 
 
 
DSP及外设接口：
 
 
         DSP型号：66AK2H14，设计兼容66AK2H12、66AK2H06
 
 
    DDR3：两组64位DDR3L独立，容量支持4GB，速率为1600MHz；
 
 
    DSP  的DDR3L的型号和FPGA  的DDR3L型号一致；
 
 
         NOR FALSH：容量64MB；
 
 
    DSP  的NOR FALSH的型号和FPGA的启动FALSH型号一致；
 
 
    DSP外部有状态指示灯；
 
 
    支持PCIe2.0 X 2（以FPGA为主，DSP的PCIe采用电容跳线选择方式接入金手指PCIe口）；
 
 
    支持1路USB3.0接口；
 
 
    支持2路RS232串口；
 
 
    支持1路万兆网（光纤SFP+）；
 
 
    支持1路千兆网（变压器和RJ45连接器分开）；
 
 
    
 
 
JTAG口：
 
 
    FPGA的JTAG口：7芯，2.54间距；
 
 
    DSP的JTAG口：
 
 
    ARM的JTAG口：
 
 
 
 
 
电源：
 
 
         单电源，PCIe接口供电 和/或 外部DC_+12V供电；
 
 
         外部+12V供电具有过压保护措施；
 
 
    支持主路电源电压、主发热芯片的温度监控；
 
 
    功耗：竟可能使用DC/DC，  使用LTM4644、LTM4650（FPGA core）、LMZ31710；
 
 
    
 
 
结构：
 
 
         符合PCIe标准相关规范；
 
 
    单槽宽，尺寸参考111.15mm X 167.65mm；
 
 
         风冷散热（自带风扇及控制系统，支持感应板卡温度对风扇调速）；
 
 
         散热片：参考显卡；
 
 
 
 
 
环境参数：
 
 
   温度范围：-40~+70度；
 
 
   振动：三级公路；
 
 
   连续工作时间：无外界风扇条件连续工作≥8小时；
 
 
 
 
 
软件：
 
 
   FPGA所有测试程序、DSP所有测试程序（带BIOS）均为1个工程；
 
 
   DSP通过千兆以太网（TCP/IP协议）更新FPGA的Boot_FLASH和DSP的Boot_FLASH例程；
 
 
   DSP通过千兆以太网读写FPGA内部RAM到计算机硬盘测试例程（网络写参数采用TCP/IP协议，读FPGA数据采用UDP协议。读连续速率不小于70MB/s）；
 
 
   FPGA外设基本接口测试程序（串口、I2C、SPI、EMIF、GPIO）；
 
 
   FPGA两组DDR3接口测试程序（封装为标准的双口RAM）；
 
 
   PCIe3.0接口读写测试程序（仅功能测试）；
 
 
   FPGA与DSP之间的SRIO接口测试程序；
 
 
   FPGA的多版本启动测试程序；
 
 
   DSP外设接口测试程序（串口、I2C、SPI、EMIF、GPIO）；
 
 
   DSP的ARM Linux例程；
 
 
   DSP的万兆以太网性能测试例程；
 
 
   DSP通过万兆以太网读写FPGA内部RAM到计算机内存测试例程（UDP协议，读写连续速率不小于700MB/s）；
 
 
 
 
 
其它：
 
 
     原理图软件：OrCAD Capture 16.6
 
 
    PCB图软件：Allegro 16.6
 
 
    结构图软件：
 
 
    FPGA程序开发软件：Vivado 20xx.x
 
 
    DSP程序开发软件：CCS 5.X
 
 
    上位机开发软件：CVI XX
 
 
 
 PCIe信号处理板使用说明 
 

    
 
 
 PCIe信号处理板采购须知